PATENT ABSTRACTS OF JAPAN

(12) Laid-Open Publication

(51) Int. CI. H 03 H 7/25

(11) Publication number: 4-75423

(43) Date of publication of application: 01.07.1992

(21) Application number: 2-119595

(22) Date of Filing: 14.11.1990

(54) Title of invention: Construction of a circuit of an attenuator

(57) Abstract:

Claim:

An attenuator circuit having a diode is disclosed to vary an amount of attenuation. The attenuator circuit includes an impedance matching resister, a parallel circuit of a condenser having self-resonance characteristics almost the same as a signal frequency, and a diode connected in series with the parallel circuit.

S: YAMAMOTO OSAKA 公開実用平成 4—75423

⑩日本國特許庁(JP)

①実用新案出顧公開

@ 公開実用新案公報(U)

平4-75423

@Int. Cl. *

成別記号

庁内整理番号

四公開 平成4年(1992)7月1日

H 03 H 7/25

8321-5 1

客査請求 未請求 請求項の数 1 (金 貞)

日本学の名称 アッテネータの回路構成

②実 顕 平2-119595

❷出 顧 平2(1990)11月14日

@连 宝 老 札 村

Z 143

滋賀県大津市時点2丁目8番1号 関西日本電気株式会社

内

四出 願 人 网西日本電気株式会社

滋賀県大津市晴県2丁目9番1号

80 30 3135

明細書

考案の名称

アッテネータの回路構成

実用新案登録請求の範囲

ダイオードで構成された減衰量可変のアッテネータ回路であって、前記のアッテネータ回路の信号路とGND間に、インピーダンス整合用抵抗と信号周波数に略等しい自己共振特性を有するコンデンサとの並列回路, それに直列に接続するダイオードを有することを特徴とするアッチネータの回路構成。

考案の詳細な説明

産業上の利用分野

この考案はアッテネータ回路、特にPINダイオードを用いた減衰量可変のアッテネータ回路の回路構成に関する。

従来の技術

- 1 -

286

S. YAMAMOTO OSAKA 公開実用平成 4—75423

従来より、高周波機器のゲイン等を可変するための回路としてPINダイオードを用いた減受量可変のアッテネータ回路がしばしば利用される。 例えば180MHz帯で用いられる減変量可変π型アッテネータ回路について第3図から第6図を用いて説明する。

第3図に示す端子には、一定の電圧VREFが与えられており、端子2に加える電圧VOによってPINイオードPIN 1~PIN 4に流れる電流量を変化させ、PINダイオードの高周波抵抗値が表子を流れる電流量によって変化する特性を利用することができる。VC = O V (もくしはマイナス電圧)の時、PIN 2の高周波抵抗値がフィオードPIN 1、PIN 2の高周波抵抗値はままらにように設定した電圧VREFが印加され、PIN 2の高周波抵抗値は非常に小さくなる。またこのとき、同図のa・d

間。C・e間は、電圧が加わらず、PINタイオ ードPIN 3, PIN 4の高周彼抵抗値は非常に大き くなる。つまり、等価的に第4図に示す回路とな るため、入力端子IN-出力端子OUT間に最も 信号を通す。VC ≧VREF となると、同図のb・ a頤,b・c間は逆パイアスとなり、PINダイ オードPIN 1, PIN 2の高周波抵抗値は非常に大 きくなる。またこのとき、a · d間, c · e間は VC と、インピーダンス整合用抵抗R1,R2 で決まる電圧が印加され、PINダイオードPIN 3、PIN 4の高周波抵抗値は非常に小さくなる。 つまり等価的に第5図に示す回路となるため、最 も信号が放設する。このようにしてVCを変化さ せることにより、減衰量は第6図2のグラフのよ うに変化する。VC をある電圧以上加えても減衰 量は変化しなくなり、この減要量gがその回路の 最大減衰量となる。

発明が解決しようとする課題

ところで、このようなPINダイオードを用いた減衰量可変のアッテネータ回路を高い周波数帯

(1GHz以上)で使用すると、第3図 d点(およびe点)とGNDまでの距離(抵抗の長さ、パターンの大きさ等)がインダクタ成分として働き、信号路とGND間のインピーダンスが下がり切らないため、十分な最大減衰量が得られないという問題があった(第6図 b 参照)。

課題を解決するための手段

この考案は、上記の問題を解決するための回路 構成であり、前記のような減衰量可変のアッテネータ回路の信号路とGND間に入れられたPIN ダイオードと直列に(インピーダンス整合用抵抗 と並列に)コンデンサを設け、そのコンデンサの 自己共振を利用することにより、高い周波数帯で 従来の回路より大きな最大減衰量を得たことを特 徴とするアッテネータの回路構成である。

作用

上記の様成によると既存の回路内に数個のコンデンサを追加することにより、そのコンデンサの自己共振を利用して高い周波数帯で従来の回路より大きな最大減衰量が得られる減衰量可変のアッ



テネータ回路が構成できる。

窦施例

以下、本考案にかかる実施例を第1図および第 7図を参照して説明する。第1図はこの考案の一 実施例, π型減衰量可変アッテネータの回路図、 第7図は角チップコンデンサの共振特性を示す。 第1図において、すべての回路はチップ部品で構 成されている。 1 a, 1 b は角チップコンデンサ であり、信号路とGND間に入れられているPI NダイオードPIN 8, PIN 4と直列に(インピー ダンス整合用抵抗R1、R2と並列に)配置され ている。このコンデンサは、次に示す計算によっ て決まる容量値で、その共振特性は第7図aにリ ターンロスISIIIの周波数特性として示すよう になっている。なお、第7図bに測定法を示す。 共振する容量値Cは、使用周波数をf0 GHz, チップの長さによるインダクタンスをL(通常 0.8 n H/m程度)とすると、

 $C = 1 / \{(2x)^2 \cdot L \cdot (10 \times 10^3)^2\}$ (F) で与えられる。

S YAMAMOTO OSAKA 公開 寒用 平成 4-75423

次に第1実施例の動作について説明する。

入力端子INから入力された信号は、VCを大 きくすることによって、PIN 3, PIN 4に流れる 電流が大きくなり、高周波抵抗値が小さくなるた め信号が減衰する。さらに、信号周波数に共振点 を持つコンデンサ18,16により信号は減衰し、 その結果従来の回路以上の最大減衰量を得ること ができる(第日図c参照)。

ここに第8図cにおいて点級11で示すように **最大減衰量8'は大きくとれるが、インピーダン** スが小さくなりすぎてマッチング上不具合となる 場合も起こる。この場合は共振点を少しずらした コンデンサを選び、実銀10で示すグラフのよう に最大減衰量なりを少し小さくすることになるが、 インピーダンスマッチングとのパランスの上で選 択する。

実施例2

第2図はこの考案の第2実施例,し型減衰量可 変アッテネータの回路図である。この実施例は、 前記の第1実施例ほどの減衰量を必要としない場



合に使用する回路である。第1実施例と同様、営 号略とGND間に入れられているPINダイオー ドPIN 2と直列にコンデンサ1 aを配置すること により、その自己共振によって従来の回路より大 きな最大減衰量を得ることができる。

本考案は以上の実施例に限定されることなく、 信号路とGND間にPINダイオードを配置する ことによって、減衰量を可変するアッテネータ回 路であれば適用できる。

考案の効果

以上、説明したように本考案は既存の回路内に 数個のコンデンサを追加することにより、容易に 従来の回路よりも大きな最大減衰量を得ることが できる。

図面の簡単な説明

第1図は本考案にかかるπ型減衰量可変アッテ ネータ回路の回路図、第2図は本考案の第2実施 例のし型減衰量可変アッテネータ回路の回路図、 第3図は従来のアッテネータ回路の回路図、第4

公開実用平成 4-75423

図、第5図は第3図の回路の施衰量大、小時の等価回路、第6図は第3図のアッテネータ回路の放衰特性、第7図は本考案に用いるチップコンデンサの共振特性である。

1 a, 1 b ……コンデンサ、 R 1, R 2 ……インピーダンス整合用抵抗、 PIN 1, 2, 3, 4 …… PIN ダイオード。


実用新案登録出願人

関西日本電気株式会社










PIN,~PIN4...PINタイオード Ia, ib --- コンデンサ R1, R2 --- インピータシス 整合用 紙抗



1

1

包

第 2 図


294

実開4 - 75423

爽用新菜瓷錄出願人

関西日本電気株式会社


公開実用平成 4-75423





実用新聚锭録出個人

295









等 6 **契**

英用新緊登錄出**顧人**

296 実際4 - 75423 関西日本電気株式会社

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.